Подключение и настройка VIP для различных устройств и интерфейсов;
Настройка VIP для задач тестирования СнК (настройка типа и плотности трафика, поведения устройства и т.д.);
Разработка UVM-окружения для блоков собственной разработки и тестов для них;
Составление верификационного плана;
Написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов;
Интеграция модульной среды на уровень системы;
Разработка системных стимулов и точек покрытия для soft-base тестов СнК;
Постановка на регрессионное тестирование;
Отладка ошибок.
Мы ожидаем от будущего члена команды:
Опыт разработки RTL (отдельные IP) или FPGA от 1 года лет;
Базовое знакомство с архитектурой хотя бы одного современного процессора;
Хорошее знание Verilog/SystemVerilog;
Владение скриптовыми языками (perl/python/tcl/shell scripting);
Уверенный пользователь Linux;
Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Дополнительно приветствуем:
Опыт программирования на ASM, С;
Опыт с системами Continuous Integration;
Знакомство с UVM (или желание осваивать);
Знакомство с современными SoC интерфейсами (AXI, AHB, OCP).
Мы предлагаем
Здоровье
ДМС со стоматологией с первых дней работы
Льготные условия страхования близких
Возможность взять day off для восстановления здоровья
Помощь в личных и профессиональных вопросах
Консультации юристов по любым вопросам
Сессии с психологом для поддержания ментального здоровья
Помощь экспертов по ЗОЖ и управлению личными финансами
Премии за патенты и изобретения
Развитие и новые знания
Учебный портал с лекциями от экспертов
Участие в топовых конференциях
Изучение английского
Дополнительное профессиональное обучение на внешних курсах
Поддержка активных и творческих увлечений
Программа, по которой можно вместе с коллегами посещать тренировки, творческие уроки и участвовать в соревнованиях — компания частично компенсирует расходы.
