Technical Lead for Wireless IP

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.

Чем предстоит заниматься:

• Определение архитектуры и микроархитектуры цифровых блоков;
• Разработка алгоритмов цифровой обработки сигналов;
• Участие во всем спектре работ по дизайну и верификации IP цифровой обработки сигналов для применения в SoC беспроводной связи последнего поколения;
• Наставничество младших инженеров;
• Постановка и контроль выполнения командой задач;
• Подготовка отчётов и презентаций.

Мы ожидаем от будущего члена команды:

• Опыт 10+ лет в качестве DSP разработчика с применением FPGA или смежных областях;
• Твердое знание теории цифровой обработки сигналов и принципов и техник цифрового дизайна;
• Знание и практический опыт в маршруте проектирования цифровых IP блоков с применением FPGA или под ASIC;
• Практический опыт и знание языка описания аппаратуры SystemVerilog для разработки и верификации;
• Опыт разработки моделей и имплементаций на языке C/C++.

Направление:

• IT и разработка продуктов

Специализация:

• Управление процессами

Технологии/Навыки:

• ARM
• ASIC
• CPU
• FPGA
• Hardware
• RISC-V
• RTL
• SoC
• System Verilog
• UVM
• Verification
• Verilog
• x86
• ПЛИС

Локация:

• Москва
• Санкт-Петербург
• Минск
• Нижний Новгород

Формат работы:

• Гибридный
• Работа в офисе

Уровень:

• Руководитель

Продуктовая команда:

• Semiconductors